第1章 绪  论
1.1 选题的背景和意义
1.1.1 主要内存技术及其发展
存储器在现代电子系统中是不可或缺的功能部件，它是用来存储各系统工作时使用的信息（程序和数据）的部件。从使用角度看，半导体存储器可以分成两大类：断电后数据会丢失的易失性存储器和断电后数据不会丢失的非易失性存储器。可以随机读写信息的易失性存储器又称为RAM（Random Access Memory），根据工作原理和条件不同，RAM又分为静态读写存储器SRAM（Static RAM）和动态读写存储器DRAM（Dynamic RAM）；而过去的非易失性存储器都是只读存储器ROM（Read Only Memory），根据写入方法以及可写入的次数的不同，又可分成掩模只读存储器MROM（Mask ROM）、一次性编程的OTPROM(One Time Programmable ROM)和可用紫外线擦除可多次编程的UV-E-PROM（Utraviolet-Erasable Programmable ROM）[1]。
作为电脑主存储器的DRAM存储器问世以来,存储器制造技术也不断在提高：其中，内存接插的形式经历了DIP（Dual In-line Package,双列直插式封装）内存、SIMM((Single-In Line Memory Module,单边接插内存模块)内存和DIMM（Dual In-Line Memory Module,双边接插内存模块）内存三个主要的发展阶段[2]；同时先后出现了快页内存FPM（Fast Page Mode） DRAM、扩展数据输出内存EDO（Extended Data Out） DRAM、同步动态随机存储器SDRAM（Synchronous DRAM）、双倍数据率同步随机动态存储器DDR（Double Data Rate） DRAM、Rambus DRAM等多种存储器,主要技术朝高集成度、高速度、高性能、低电压低功耗方向发展[3]。

1.1.2 选题意义
SDRAM以其高速、价格低廉、低功耗等特性在电子系统中得到了广泛应用。尤其在DSP、ARM等处理器系统中，它已经是标准部件，因此在此类的处理器中都已集成了SDRAM芯片的通用控制模块以快速完成数据读写。但是，在高速数字信号处理系统（如高速基带数据处理、数字中频、图象处理等）中，DSP或ARM这类处理器在特殊场合下将显得无能为力，现代可编程逻辑器件(PLD)几乎是完成这些高速信号处理的最佳选择，而这类系统中往往需要大容量、高速的存储器，在可编程器件中实现这些存储器代价十分昂贵，实际情况是不可能实现。因此在高速信号处理系统中PLD+SDRAM是最常见的搭配，必须自行设计逻辑完成对SDRAM的数据读写，一般PLD厂家提供的IP核可能不适合特定场合的应用，同时对于系统调试也会带来一些麻烦，而且有些还需要付费，因此研究实现SDRAM控制器并形成工程可用的模块很有必要。
目前，SDRAM控制器的设计有多种方案。第一种是用中小规模IC（集成电路）构成或利用用户全定制集成电路，用这种方案可自己组织电路故风险较小，但也存在一些缺点，如在电路设计、调试、维护、体积改进等到方面都会产生很大困难[4]。第二种是采用市场上的专用SDRAM接口芯片：这种控制器接口固定，访问容量有限，与A/D采样电路连接时，需要设计一个接口转换电路，满足专用芯片的接口时序；采用这种方案，专用芯片的通用性、灵活性不好, 仍需部分中小规模 IC 辅助, 增加了电路的复杂性。第三种是采用带有SDRAM接口的DSP，例如TMS320C6000系列，但是容量有限，不易扩展，而且这种方式通常要求对采集数据进行预处理。还有一种是基于FPGA设计SDRAM控制器：目前FPGA的技术比较成熟，编程方便，设计灵活，系统往往可方便地进行性能扩展，便于实现大容量的SDRAM存储器的控制。
1.2 论文研究内容
高速数据采集具有系统数据吞吐率高的特点，要求系统在短时间内能够传输并存储采集结果。因此，采集数据的快速存储能力和容量是制约加快系统速度和容许采集时间的主要因素之一。通常用于数据采集系统的存储器有先进先出存储器(FIFO，First-In-First-Out)、双端口RAM以及静态RAM等，但是容量小，已经不能满足高速数据采集系统的需求。目前市场上的SDRAM具有工作频率高、容量大、功耗低的特点，而且在价格上也占有很大的优势；数据位宽可以达到64bit，完全适用于高速数据采集系统。但是SDRAM控制相对复杂，而且需要定时刷新，是系统设计的一个技术难点。本设计的主要任务就是基于FPGA设计一个SDRAM控制器，让它可以工作在FULL-PAGE模式下，并形成工程可用的控制模块。
在上述应用背景下，本文主要做了以下几方面的工作：
1、 了解常用内部存储器结构、工作原理和主流技术。
其中，简要介绍了内存存储技术的发展；联系本设计实际要求，着重介绍了SDRAM的主要信及命令、读写控制方式，分析了SDRAM在各种工作模式下的工作时序及其可行性等基础知识。
2、 设计完成SDRAM读写控制器。
SDRAM是一种在外部同步时钟控制下完成数据读入和写出的DRAM。它像一般的DRAM一样需要周期性的刷新操作，访问前必须依序给出行地址和列地址。然而 SDRAM的输入信号都用系统时钟的上升沿锁存，使器件可以与系统时钟完全同步操作。它内嵌了一个同步控制逻辑电路以支持突发方式进行的连续读写，能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可以对一个存储块进行访问，不需要系统产生和维持个别地址。另外，它具有的可编程工作模式和突发长度使其具体使用十分灵活。在本设计中，将基于FPGA、利用VHDL语言编程设计实现在FULL-PAGE模式下和突发模式下的SDRAM控制逻辑，设计实现多路读写控制器设计。
3、 设计测试方案，在实际系统中测试通过。
在数据通信中,需要对上行或下行数据存储这些数据可能是突发的大量数据，也可能是固定的一定数据，因此要用到 SDRAM存储数据。因此设计需要一个SDRAM控制器，以便对 SDRAM进行控制。用 VHDL作为设计语言，具有简单、通用等优点。本设计通过对SDRAM的控制操作命令分析，设计控制逻辑完成SDRAM的读写操作，并通过并行状态机减小系统时延，提高吞吐率，形成工程上可用的设计模块。 依托科研项目所开发的实际硬件平台，在Xilinx公司的Spartan-3 FPGA中仿真、综合，并在实际系统中测试通过。
    依据本课题的要求，本文的内容从以下几方面展开。首先对SDRAM进行简介，包括其存储原理、主要信号及命令等。接下来，着重介绍了SDRAM控制器的设计，包括SDRAM的读写时序、各种操作以及在Full-Page模式下控制器的工作流程等。最后是对SDRAM控制器功能的测试与分析，并对整个设计做出总结。第2章 SDRAM简介
2.1 SDRAM的工艺和通用结构
SDRAM(Synchrono

[1] [2] [3] [4] [5] [6] [7] [8] [9] [10]  ... 下一页  >>